This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

① 日本四特許庁(JP)

①特許出願公開

@公開特許公報(A)

平4-98864

Solnt. Ci. 3
H 01 L 23/50

政別記号

庁内整理番号 9054-4M @公開 平成4年(1992)3月31日

春査請求 朱請求 請求項の数 1 (全3頁)

母発明の名称

樹脂封止型半導体裝置

印料 項 平2-216146

Y

企出 駅平2(1990)8月16日

の発明者 高崎 由佳子の出版 人 九州日本電気株式会社

熊本県熊本市八幡町100番地 九州日本電気株式会社内

熊本県熊本市八幡町100番地

②出 順 人 九州日本電気株式会社 の代 理 人 弁理士 内 原 著

明 雌 1

発明の名称

医器对止型半导体装置

特許請求の範囲

半導体チャアを含んで対止した部類体と、質配 半導体チャアと電気的に技能して質記複数体の外 部に導出した外部リードとを有する複数対点型や 等体装置において、質配外部リードの範囲より開 合う外部リードへ向けて突出した支持部と、開合 う質記支持部の間に介在させて限合う支持部を宣 に遺骸する絶縁体とを備えたことを特徴とする影 設計止空半導体装置。

発明の詳細な説明

(産業上の利用分野)

本先明は複数対止原半等体製製に関する。

(提集の技術)

従来の御政対止型半導体装置は、第5回及び第

6 図に示すように、アイランド1 の問題に配置して設けた内部リード 2 と、内部リード 2 に在校して報告対止 領域 3 の外側に設けた外部リード 4 の相互関を検視して共存してリード 4 の上に半年体チャプを搭載して開設体 8 で対止し、外部リード 4 をリード 5 との存し、外部リード 4 を製物して半年体数を形成する。

(発明が解決しようとする異語)

上述した夜泉の御田対止型半導体装置は、外部 リードが御路体より平特に失々独立して等出され ているので、外部リードが急がる等の変形を生じ 実装的に半田付の信頼性が低下するという欠点が ある。

(観耀を解佚するための手段)

本長明の総数封止型牛専体製置は、牛等体チャプを含んで封止した製鋼体と、背配牛等体チャプと電気的に指数して前配製数体の外部に専出した外部リードとを有する総数封止型牛等体製置にお

いて、質記外部リードの毎日より報金う外部リー ドへ向けて安出した支持部と、指金う賞記支持部 の間に介在させて限合う支持都を互に追踪する絶 雑体とを備えている。

(実業例)

次に、本見明について図面を参照して奴明す

第1回及び第2回は本発明の第1の実施例を設 明するためのリードフレームの平低四及び半層体 裏屋の裏面図である。

第1回に示すように、アイランド1の局面に配 置して設けた内部リード2と、内部リード2と株 載して棚野野止祭延ろの外側に設けた外部リード 4と、鑑賞封止領域3の近日に致けて外部リード 4 の特互関を値載して支持するタイパーラと、密 設別止領域3より最れた位置の外部リード4の信 面より限合う外部リードへ向けて突出し、立つ先 増が互に入り曲むように凸部と凹部に形成された 支持部6と、開催する支持部6の間に介在させて 支持部6を互に追募する絶縁体7とを有してリー

ドフレームが視点される。

次に、鉄2回に示すようにアイランド上に半年 体チップ (区示せず) を移取し、半異体チップと 内部リード間を電気的に接続し、複数体8により 御数封止保城内を封止し、リードフレームより外 鮮リード4及びタイパーを切削し、外部リード4 を重形して牛卵体装置を構成する。

第3回及び第4回 は本売明の第2の実施供を設 明するためのリードフレームの平面因及び半年体 以前の信息包である。

鉄3回及び乗4回に示すように、限合う外部リ ード4の個面に設けた支持部6が影響対止保証3 の近傍に設けられ、タイパー5が宝井都6の外傷 に致けられている以外は第1の実施例と異様の核 成を有しており、支持部6を連絡する絶縁化7を 複数対止工程と質時に形成でき、製造工程を危略 できる効果を有する。

(表明の効果)


以上説明したように本見明は、外部リードの偶 面に設けた支持部の間に絶縁体を介在させて積合

う外部リード相互間を連結することにより、外部 からの質量によるリード変形の防止、及び質疑時 の単田村の信頼性を向上させるという効果を有す


四面の簡単な技術


第1四及び第2回は本発明の第1の実施例を放 明するためのリードフレームの平面因及び半等年 裁獄の質問国、第3回及び祭4回は本先明の第2 の実施例を象明するためのリードフレームの干部 従来のリードフレームの一気を示す中面国及び中 群体装置の質節国である。

1 …アイランド、2 …内部リード、3 …避難対 止候域、4一外部リード、5…タイパー、6…支 特部。?…此龄体。8…能数体。



10 m 平 4-988G4 (3)





CLIPPEDIMAGE= JP401106456A

PAT-NO: JP401106456A

DOCUMENT-IDENTIFIER: JP 01106456 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PUBN-DATE: April 24, 1989

INVENTOR-INFORMATION:

NAME

KURODA, HIROSHI TAKASE, YOSHIHISA

ASSIGNEE-INFORMATION:

NAME MATSUSHITA ELECTRIC IND CO LTD COUNTRY N/A

APPL-NO: JP62263435

APPL-DATE: October 19, 1987

INT-CL (IPC): H01L023/50; H01L023/28

US-CL-CURRENT: 257/666,257/787

ABSTRACT:

PURPOSE: To make an electrode terminal not to come off due to external force and thermal strain by providing the end surface of a lead frame substrate with

a stair part having more than one step and performing molding with sealing

resin in a shape of covering the stair part.

CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die

pad 11, and a pad of the IC chip and the other main surface 14 of an electrode

terminal 12 are bonded with a wire 17 so as to be continuously molded with

sealing resin 18 on the almost level with one main surface 13 by a transfer

method so that the electrode terminal and the main surface 13 of the die pad 11

may be exposed. At this time, a stair part 15 provided on a lead frame 20 is

also covered with sealing resin 18. Thereby, a reinforcing bar 19 exposed to

an end surface of sealing resin 18 is also of the same projection type so as to

have very strong structure against coming-off even to external force.

06/21/2001, EAST Version: 1.02.0008

平1-10 砂公開特許公報(A)

Mint Cl.4 23/50 H 01 L 23/28 总别記号

庁内整理番号 G-7735-5F A-6835-5F **四公開** 平成1年(19

審査請求 未請求 発明の数 1

半導体集積回路裝置 ❷発明の名称

> 图 82-263435 O)#

> > 久

⊕出 ⋅ ■ 昭62(1987)10月19日

Ħ 60% 眀 老

大阪府門真市大学門真1006番地。松下電器庭菜 大阪府門真市大字門真1006番地 松下電器產業

命発 蜴 者 松下電器虛裝物式会社 63

大阪府門其市大字門真1006番地

外1名 **弁理士 中尾 : 飯男**

1、発明の名称

半導体集聚回路裝置

2、有許計水の美田

複数の質症患子を有するリードフレームの一主 出の言意が、並の主面より終く、とのリードフレ ームの新面形状は少なくとも1段以上の収益を持 つ政権部を有けるものであり、単等体系数回路は 他の主部にマウントされ、少さくとも包集集子の 一左面を舞出 した別 で一主面とほぼ子並に針止者 野が成形されている中等体象数国路製造。

3、発明の発揮を設明

世景上の利用分野

本見明は半導体集製団無をパッケージした半導 体系数回路装配に関ナるものである。

従来の性数

ポータブルを情報ファイルとしてのICカード はカードの一型化メモリ、マイクロブロセッサを 有する牛婦体生産包括製産を埋込んで、リーアー ライクを介して情報を書き込み、戦み出し、抗去

する演算機能を持っているが、Ⅰ80焦格 カード無みは最大の、BAミリとされてから 半導体集款回路集業は更に輝くしかも輝み 他(を求をれる。

益初半導体集数回路装置の苦板はガラス シを基体とする質価蓄板が主義でもったが スエポキシ基板では10カード用牛等体長! 施療 に要求する原み禁食を十分に満足させ てはなかった。

モヒマガラスニポキシ苗根の代りに厚か! よく中級体表表記路鉄能の背厚の厚み特式 させられるリードフレームを高板とする! ド用半導体象数型路板量が提案された。 と(カード用牛導体象数回路装置の構造を育る! し奴領する。

複数本の電磁程子リとダイパッド2を有っ ードフレーム8の上記ダイパッド2に15: コポマクントされ、上記10テップコのパ: (国示セナ)と上記電医はティがクイヤム。 されてシリ、クセくとも上記電車な子1の一 5 を算出した形で、しかも上記一主面をとほぼ平 组代針止御面のがトランスファ 成形技化より成形 された構造となっている。

とこうが上記電信性子(の声を含む片)の質が上記電信性子(の声を含む片)の質が大力に関係している。 通常 できる を 登録している。 通常 では かいない がった がいまれた がいまれた かいまれた かいまれたまれた まれたまれた かいまれた かいまれた かいまれたまれた かいまれたまれた かいまれたまない かいまれたまれた かいまれたまな かいまれたまない かいまれた かいまれた かいまれた かいまれた かいまれた かいまれたまない かいまれたまない かいまれたまない かいまれたまない かいまれたまない かいまれたまない かいまれたまない かいまれたまないまれたまないまれたまないまれたまないまれたまないまれたまないまれたまないまない かいまれたまない かい かいまない かい かい かい かい かいまない かい かいまない かいまれたまない かいまない かいまない かいまない かいまない かいまない かいまない かいまない かい

発明が無失しようとする問題点

とのような半導体集技型部装置に用いるサードフレーム8の厚味は、半導体集技器等装置に総厚の創設があることからの、1 5 1 リ以下が通常用いられる。ところが針止料置もとサードフレーム8

なる。との状態でカード化しカードの携帯中あるいは使用中に何らかの具物が切断面にできたパリ、あるいは電磁路子自体だひっかかり電磁路子をはがしてしまり可能性がある。とのように電磁子がはがれたり、変形すると10カードとしての機能が全く失なわれることだなる。

本発明は上記問題点を能ふ、外的な力、無ひず み年に対しても電磁性子がはがれて使用不能にな らないようなリードフレー人の検達を提供するも のである。

問題点を解決するための手段

そして上記問題点を無決する本発明の技術的手 設は、リードフレームの一主面の面積を他の主面 より終くし新面形状を凸面として一主面とほぼ平 並に対止側質を底形し、リードフレームの標面を 所定の距離、厚さでほぼ全辺にわたって対止側距 で覆うように検放したものである。

作用

との無点により電極端子のほぼ全辺が対止樹原 でおおわれていることから、電極端子を制す外部 の他の主節でとの世界性を強化するためだ。 リー ドフレーム目の新色をテーパ加工し、カナかに分 止例数8てリードフレーム8を覆う形としている が、リードフレーム8の厚味が 0.1 8ミリと非常 **化算いため、針止樹脂をでリードフレームをの塊** 面を一部覆り形とした場合でもせいせい厚味分の 0.15 とり担貸しか覆うととができず、烙面にテ ーパをつけても対止機能の化対するリードブレー ム8の世常独国を書るしく向上させることはでき なかった。また前にも述べたが対止部段6には歴 影割が入っているため、リードフレーム8との世 常性が悪く、例えば熱質単試験を行った時に発生 する私的ひプみによりりードフレームのが別れる 可能性も生じてくる。更にトランスファ底形装り ー ドフレーム 8 の補強パーを対止複数 8 の 雑田 K おってほぼ平坦に全世代で切断して個片の半導件 条款回路装置にするわけであるが、補強パーの切 断部は全型で切断する際、わずかなべりが発生す ることと、完全に対止樹屋6の韓面と平坦にする ことは不可能で、わずかに切断面が突を出る形と

からの力が加わらず、また熱質等試験等による熱 ひずみに対しても電極端子が刺れることがないた め信頼性の高い半導体無数回路装置を作ることが 可能となる。

実施例

 る構造のリードフレームである。このリードフレーム20の作詞方柱は一実施質として、まずブレス機でストレートにパンテングした後狭いで別の会型を用い同じくブレス接によりリードフレーム20の総面のみをブレスし所定の量だけ象差部16を作った。他の方法としてエッテングによる方法でも同様の数量部15を作ることは可能である。以上の数明はICテップを複数するダイパッド11を有するリードフレーム20であるが、ダイパッド11のない電極端子12のみのリードフレームでもかまわない。

以上述べた政付をリードフレーム20年用いた 半写体表表的的気息の製造プロセスを第3回を~ のに示す。これは第2回のAーAの新聞を表わす ものである。ダイベッド1.1の他の主面1.4に エCテップ1.6をマウントし、上記ICテップ16 のベッド(国示せず)と上記電を成子1.2の他の 主面1.4をワイヤ1.7で接続し(第3回を)、狭 いてトランスファ成形法にて上記電弧サ1.2、 及びダイベッド1.1の一主面1.3を算出させるご

のではなく、パンプを利用したフリップチップポンプィング万式でもかまわない。また同時ドリードフレーム200位の主面偶をエッチング、サンドプラストメッキ法等で思面化処理が施しされていても良い。更にダイパッド11が無くICチップ10が電極電子12にかかるようなリードフレーム20を用いる場合はICチップ10をマクントするダイボンド教験は絶像性であることはいうまでもない。

発明の効果

本発明の半導体銀数回路を置はリードフレーム 基板の地面に1 収以上の収差部を設け、収差部を 板う形で針止倒断にて成形しているため、外的な 力にも電極端子は別れにくく、私質学試験等の私 ひずみに対しても、電極端子ははがれないととか ち、信頼性の高いものを得るととが可能となる。

4、 西部の簡単な説明

第1回は本発明の半導体負担回転製整の一支充例にかける電量電子就の拡大網視回、第2回 4 b は本発明に用いたリートフレームの構造を示け

とく、上記一主面13とほぼ午段に対止側路16 て庶形する(祭る知り)。この時リードフレーム 、 20尺数けられた数差弱15%上記對止樹脂18 で覆われる形となる。更に全型を用いて上記針止 樹脂18の無菌に沿って種族パー19を切断して 銀片の半導件集積回路装置とする(第3回で)。 以上のべた半導体無数節的質量の電磁性子部の拡 大助を無り因に示す。との無り図によれば電極層 子12の一主面と針止樹脂18はほぼ平坦に成形 されてシリ、剣止樹取18に埋及した電極雄子12 の一部は、重出している一主面より広がっている 精達となっている。とのことは、電磁性子12の 雑菌に形成されている収益器18を完全に対止側 置18が覆っていることになり、針止復立180 姓動に無出している補強パー196同様の凸型で るることから外的な力に対しても非常に利れに弦 い製法となっている。


以上述べても元英第例の中で10チップ16の パッドと包括箱子12の接続にワイセ11を用い ているが、ワイヤーポンディング性に設定するも


上面図と断面図、第3回 a ~ c は本発明の半導体 無核関略装置の製造フローを示す断面図、第4回 は従来のリードフレームを用いた半導体表表回路 無量の製造を示す断面図である。

1 2 ……電電報子、1 3 ……一主面、1 4 …… 位の主面、1 5 ……数差部、1 6 …… I C チップ、 1 7 …… ワイヤ、1 8 ……対止複称、1 9 ……補 強パー、2 0 …… リードフレーム。

・代理人の氏名 弁理士 中 晃 敏 男 ほか1名

盘 1 国





RESIN SEALED TYPE SEMICONDUCTOR DEVICE

Patent Number:

JP4098864

Publication date:

1992-03-31

Inventor(s):

TAKASAKI YUKAKO

Applicant(s):

NEC KYUSHU LTD

Requested Patent:

☐ JP4098864

Application Number: JP19900216146 19900816

Priority Number(s):

IPC Classification:

H01L23/50

EC Classification:

Equivalents:

Abstract

PURPOSE:To protect outer leads against deformation such as bend and to prevent soldering from deteriorating in reliability by a method wherein a support protruding from the side face of the outer lead toward an adjacent outer lead and insulators provided between the adjacent supports so as to connect them together are provided.

CONSTITUTION: A lead frame is provided with inner leads 2 provided around an island 1, outer leads 4 provided outside a resin sealed region 3 and connected to the inner leads 2, a tie bar 5 provided near the resin sealed region 3 to support the outer leads 4 interlinking them together, a support 6 whose ends are projected and recessed so as to enable then to be engaged with each other and which protrude from the side face of the outer lead 4 distant from a resin sealed region toward the adjacent outer lead 4, and an insulator 7 provided to be interposed between the adjacent supports 6 so as to interlink the supports 6 together. By this setup, leads can be protected against deformation caused by external shock and improved in reliability of soldering at mounting.

Data supplied from the esp@cenet database - I2